11. Přednáška: Paměťová hierarchie, virtualizace, cache
Podklady na přednášku
Možný populární popis FPGA lze najít např. zde: FPGA
Video 2021
Otázky z přednášky, které se mohou objevit v testech:
- Nakreslete blokově schéma organizace paměťového systému počítače.
- Vysvětlete, proč se kombinují různé typy a velikosti pamětí.
- Které bloky pamětí jsou typicky na čipu, které tam mohou být a které naopak ne a proč?
- Popište princip realizace adresáře plně asociativní paměti.
- Jak velká bude tabulka stránek, jestliže má hlavní paměť kapacitu 128 MB, vnější paměť 16 GB a je slabikově organizovaná?
- Co je obsahem tabulky stránek?
- Popište princi časové a prostorové lokality.
- Kde a proč se používá stránkování? Jak je fyzicky zajištěno? Kde je uložena tabulka stránek a co je jejím obsahem?
- S jakými adresa pracuje procesor, s logickými nebo fyzickými? S jakými programátor?
- Co obsahuje paměť cache? Co obsahuje po resetu počítač? Jak se pozná, že je položka v cache platná?
- Vysvětlete termíny: cache hit, hit rate, cache miss, miss rate.
- jaký je rozdíl při zápisu formou průběžného (write through) a odloženého (copy back) zápisu?
- Jaký je rozdíl mezi přímo mapovanou pamětí cache a pamětí se stupněm asociativity 1?
- Na kolika místech se můžou nacházet hledaná data, jestliže je cache se stupněm asociativity 1, 2, 4, 8?
- Na jaké části se dělí adresa při požití cache se stupněm asociativity 4 a velikostí do cache ukládaných bloků 16B?
- Uveďte konkrétně jak je rozdělena adresa, jestliže je kapacita hlavní paměti až 4 GB v případě použití cache o velikosti 2 MB, velikosti bloku 32B a stupněm asociativity 2 (4).
- Kolik bitů má TAG: část adresy (klíče) určená pro asociativní vyhledání (uložení v adresáři)?
- Kolik bitů má část adresy (klíče) určená pro adresní vyhledávání?
- jak se změní tyto položky při zdvojnásobení velikosti cache?